BEST AVAILABLE COPY



KOREAN INTELLECTUAL PROPERTY OFFICE

KOREAN PATENT ABSTRACTS

(11)Publication

1020010064123 A

number:

(43) Date of publication of application:

09.07.2001

(21)Application number: 1019990062256

(71)Applicant:

HYNIX SEMICONDUCTOR

INC.

(22)Date of filing:

24.12.1999

(72)Inventor:

CHO, HO YEOP KIM, PIL JUNG KWON, O WON LEE, CHANG HYEOK

OH, JIN GEUN PARK, JAE SEOK WEE, JAE GYEONG

(51)Int. CI

G11C 11/40

(54) DELAY LOCKED LOOP WITH REDUCED POWER DISSIPATION

(57) Abstract:

PURPOSE: A delay locked loop with reduced power dissipation is provided to reduce the dissipation during active and stand-by modes by operating a delay locked loop with separate signals in different modes.

CONSTITUTION: The low power delay locked loop includes a command generator(410), a delay modeler(420), a controller(430), a shift controller (440), and a delay-locked loop changer(160). The command generator(410) generates a measure

active signal and a command delay active signal for driving delay chains selectively with response to an internal clock signal generated from a power up signal and a clock buffer, a signal activated at auto refresh mode, a signal activated at self refresh mode and a signal activated at power down mode. The delay modeler(420) generates a signal delayed by a time until the internal clock is generated from an outer clock with response to the measure active signal and the internal clock signal. The controller(430) receives the measure active signal, the copy delay active signal, the internal clock signal, the delay signal, and the shift signal to generate a signal for controlling the delay locked loop. The shift controller(440) receives the second internal clock signal having a pulse with corresponding one period of the internal clock signal and generates the shift signal and a shift reset signal. The delay-locked loop changer receives the control signal from the controller(430), the shift signal and the shift reset signal to adjust the time delay.

*

COPYRIGHT 2001 KIPO

Legal Status



Date of final disposal of an application (20020130) Patent registration number (1003337080000) Date of registration (20020410)

공개특허 제2001-64123호(2001.07.09) 1부.

[첨부그림 1]

每2001-0064123

(11) 공개번호 육2001-0064123

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. CL. ⁷ GHC 11/40	(11) 공개번호 목2001-0064123 (43) 공개일자 2001년07월09일
(21) 출원번호 (22) 출원일자	10-1999-0062256 1999년 12월24일
(71) 출원인	주식회사 하이닉스반도체 박중섭
(72) 발명자	경기 이천시 부발을 마미리 산136-1 초호엽
	서울특별시서초구서초2둉1360번지16호로얄주택A둉201
	위재경
	서울특별시광진구광장동위커힐잂신아파트2-602
	이상혁
	경기도이천시중포동대우2차아파트206-303
	권오원
	경기도안양시만만구안양1동진홍마파트8-504
	오진근
	경기도이천시대월면용암리97이회아파트103-1503
	박재석
	서울특별시광진구자양1동776-10번지
	김필중
(74) 대리인	광주광역시서구금호통742-2시영일반아파트503-804 특허법인 신성 박해천, 특허법인 신성 원석희, 특허법인 신성 최종식, 특허 법인 신성 박정후, 특허법인 신성 정지원

替从数子: 있器

(54) 전력 소모를 감소시킨 지연고정투프

보 발명은 반도체에모리 장치의 지역고정무프에 판한 것으로 통기식 다램(SDRM)의 각 모드에 따른 신호를 합성하는 명합합성부를 사용합으로써 각 모드에 따라 다르게 지연고정무프를 증작시킬 수 있어서 찍티보나 파워다운 모드에서 지연고정부프의 소모하는 진류를 감소시킬 수 있다. 이를 위하여 본 합경은 반도체에모리 장치에 있어서, 파워업신호와 물론 버대로부터 생성된 내부를록신호와 오토 리프레쉬 모드에서 참성하되는 신호와 별로 리프레쉬 모드에서 참성하되는 신호와 별로 리프레쉬 모드에서 참성하되는 신호와 따위다운 모드에서 집합하되는 신호에 당당이 각각의 모드에서 지연체인을 선택적으로 구통시키기 위한 축정활성화신호와 복사지연활성화신호을 생성하는 명령합생부; 상기 측정활성화신호와 상기 내부를록신호에 용답하여 외부 물론으로부터 내부를록이 생성되기까지의 달레이만등 시간지연된 달레이신호를 생성하기 위한 팀레이모델부; 상기 측정활성화신호와 당기 내부를록신호에 용답하여 외부 물론으로부터 내부를록이 생성되기까지의 달레이만등 시간지연된 달레이신호를 생성하기 위한 테미모델부; 상기 측정활성화신호와 당기 대부를록신호와 당시 의표인소호를 입력받아서 지연고정루프체인부를 제어하기 위한 신호를 발생하는 제어부; 상기 제어부로부터의 내부를록신호의 한 주기만큼의 필스폭을 갖는 제2대부를록신호을 입력받아서 쉬프트시호와 쉬프트리셋신호를 생성하기 위한 쉬프트제어부; 및 상기 제어부로부터의 제대신호와 상기 쉬프트제머부로부터의 쉬프트신호와 쉬프트리셋신호를 입력받아서 시간 지연량을 조절하기 위한 지연고정투프체인부를 포함하는 것을 특징으로 한다.

##€

<u>54</u>

제어부, 쉬프트제어부, 딜레이모델부, 명령발생부, 지연고정루프체인부.

16-1

每2001-0064123

ANN

도면의 2003 설명

도1은 증레기술의 지연고정부프의 블록도,

도2는 오토 리프레쉬(Auto Refresh) 모드에서 중래기술의 지연고정루프에 대한 신호 흐름을 나타내는 타 이잉도.

도3은 증례 기술의 지연고정부프의 신호 호흡을 나타내는 EI이밍도,

도4는 본 발명의 지연고정루프의 블록도,

도5는 오토 리프레쉬(Auto Refresh) 모드에서 본 발명의 지연고정루프에 대한 신호 호흡을 나타내는 타이 망도,

도6은 본 발명의 지연고정루프의 신호 호흡을 나타내는 타이밍도,

도?은 본 발명의 명령발생부의 회로도.

도8은 본 발명의 제어부의 회로도,

도9는 본 발명의 자연고정투표체인부의 회로도,

도104는 본 발명의 쉬프트제어부의 회로도,

도106는 본 발명의 쉬프트제어부의 또 다른 실시예를 나타내는 회로도.

★ 도면의 주요 부분에 대한 부호의 설명 ★

410 : 명령발생부

420 : 딜레이모델부

430 : 제어부

440 : 쉬프트제어부

보염의 상세금 설명

世界의 号琴

监督이 今하는 기술분야 및 그 분야의 중계기술

본 발명은 반도체메모리 장치에 관한 것으로, 특히 저전력 지연고정부프에 관한 것이다.

SDR(Single Data Rate) SDRAM, DDR(Double Data Rate) SDRAM, RAMBUS DRAM등의 고주파에서 등작이 가능한 메모리장치가 개발되고 있는데, 등작 주파수가 점차 고주파로 가면서 칩에서 소모되는 전력에 관한 문제 가 최근에 대두되기 시작한다.

입반적으로 지연고정무프라 반도체메모리 장치에서 클목을 사용하는 동기식메모리의 내부릅목을 메리없이 외부클록과 일치되게 하기 위해서 사용하는 회로이다. 즉 외부에서 들어오는 클록이 내부에서 사용함때 타이밍 달레이가 발생하는데, 이 타이밍 달레이를 제어하며 내부에서 사용하는 블록미 외부에서 들어오는 클록과 동일하게 동기되도록 하기 위해서 사용한다.

도I은 중래 기술의 지연고정무프의 블록도이다.

삼기 도I를 참조하면, 증래기술의 지연고정무프는 칩에 파워가 인가되는 것을 감지하며 칩을 초기화하기 위한 III워업신호(pwrup)을 출력하는 파워압감지부(100)와, 상기 III워업신호(pwrup)와 외부의 를록신호(EX_QLK)와 하기의 내부를록신호(clk)를 입력받아 클록버퍼를 인데이탈하기 위한 클록광성화신호(clk_en)와 지부의 클록을 입력받아서 대교당하기 위한 클록버퍼(120)와, 상기 블록광성화신호(clk_en)와 외부의 클록을 입력받아서 대교당하기 위한 클릭버대(120)와, 상기 광성화신호(EN)와 화신호(clk_en)와 입부의 클록을 입력받아서 대교당하기 위한 클릭버대(120)와, 상기 광성화신호(EN)와 하시고 기위의 클릭버대(120)와, 상기 광성화신호(EN)와 내부를록신호(clk_dly)을 생성하기 위한 달레이모일부(130)와, 상기 광성화신호(EN)와 내부를록신호(clk_dly)와 하기의 쉬프트제어부(150)로부터의 쉬프트신호(shlft)를 입력받아 지연고정부프체인본(160)를 제어하기 위한 레이모(140)와, 상기 정보상으(shlft)를 입력받아 지연고정부프체인본(160) 내에 있는 쉬프트레지스타를 제어하기 위한 워프트제어보(150)와, 상기 제어부(140)로부터의 제2대부를록신호(clk_dly)와 상기 제어부(140)로부터의 제2대부를록신호(clk_dly)와 상기 제어부(140)로부터의 제2대부를록신호(clk_dly)와 상기 제어부(140)로부터의 제2대부를록신호(clk_to_dl)를 입력받아 제2급레이신호(clk_dly)와 상기 제어부로부터의 제2대부터의 제3대부를록신호(clk_to_dl)를 입력받아서 시간 지연량을 조절하기위한 지연고정무프체인부(160)와, 지연고정무프체인부(160)로부터의 프리지연고정무프신호(pre_dl)와 바이테스신호(bypossb)를 입력받아 지연고정부프를록신호(dll_clk)를 생성하기 위한 지연고정루프버퍼(170)를 구내한다다.

도2는 오토 리프레쉬(Auto Refresh) 모드에서 종래기술의 지연고정무프에 대한 신호 호흡을 나타내는 타

상기 도2급 참조하면, 먼저 오토 리프레쉬 임율 알려주는 오토리프레쉬신호(arsh)가 논리 하이로 활성화

되면 오트 리프레쉬 모드로 진압한다. 상기 오토리프레쉬산호(ersh)가 활성화되면 활성화신호(RN)가 활성화되고 상기 달레이모델부(130)로부터 '출력된 달레이산호(clk.dly)가 활성화되며 상기 달레이산호 (clk_dly)로부터 달레이산호(clk_dly)의 한 주기 만큼의 필스폭을 갖는 제2달레이산호(clk_dly2)가 활성 화된다. 또한, 내부를목산호(clk)의 한 주기만큼의 필스폭을 갖는 제2대부를록산호(clk2)가 활성화되고 상기의 제2대부를록산호(clk2)의 출팀 에지에서 상기 쉬프트산호(shift)가 필스를 발생한다.

상기의 활성화신호(EN)는 내부물록신호에 동기되지 않고 오토리프레쉬신호(arsh)가 인메이昔되면 활성화되는 신호이므로 오토리프레쉬신호(arsh)가 인메미昔되는 시점에 따라서 도2의 (a), (b)에서 도시된 것과 같이 제2대부물록신호(cIK2)와 제2팀레미신호(cIK_dIy2)의 필스가 뜨는 시점을 다르게 한다.

도3은 중래 기술의 지연고정부프의 신호 호름을 나타내는 타이밍도이다.

상기 도3을 참조하며 지면고정무프레인부(160)의 동작에 대하여 살펴보면, 상기 제2대부를록신호(clk2)의 명립 메지에서 상기 쉬프트신호(shift)가 필스를 발생하고 상기 쉬프트신호(shift)의 플림에지에서 쉬프 트리벳신호(shift_rst)가 발생한다. 상기 제2대부를록신호(clk2)와 상기 제2급레이신호(clk_dly2)의 논리 하이 필스가 중첩되는 구간으로부터 상기 자연고정무프레인부(160)내에 있는 지연제인 측정단(900)이 구 등하여서 물록의 전마를 시작하고 상기 쉬프트신호(shift)가 지연고정무프웨인(160) 내에 있는 쉬프트 레 지스터를 구동시켜서 달레이라인으로부터 입력되는 물록신호를 쉬프트시킨다. 상기 쉬프트리셋신호 (shift_rst)는 상기 쉬프트신호(shift)의 출립 에지에서 활성화되므로 지연고정부프레인부(160) 내에 있 는 쉬프트 레지스터가 리셋되지 않아서 불명확한 지연고정무프플릭이 생기게 된다.

상기와 같은 구성과 통작을 갖는 지연고정투프는 액티브(Active) 모드에서 뿐만 아니라 파워다운(powerdown) 모드나 리프레쉬(refresh) 모드에서 전류를 통일하게 소모하도록 되어 있다. 즉 액티브 등작시나스탠바이(Stand-by) 통작에서 소비되는 전류가 통일하다면 최근에 스탠바이 모드나 오토 리프레쉬(Autorefresh) 모드에서나 셀프 리프레쉬(Shelf refresh) 모드에서 저진력을 요구하고 있는 요즘 상황으로 볼때 문제가 되는 것은 자명하다.

世界이 이루고자 하는 거속적 표제

본 방명은 상기와 같은 중래 기술의 문제점을 해결하기 위하여 만출된 것으로써, 액티브(Active)와 스탠 바이(Stand-by) 상태에서의 견력 소모를 감소하기 위한 지연고정부프를 제공하는데 그 목적이 있다.

발명의 구성 및 작용

알의 가영 및 작품
상기 목적을 달성하기 위하여 본 발명의 지연고정투포는 반도체메모리 장치에 있어서, 파워입신호와 클록 비퍼로부터 생성된 내부클록신호와 오토 리프레쉬 모드에서 활성화되는 신호와 셀프 리프레쉬 모드에서 활성화되는 신호와 따위다운 모드에서 활성화되는 신호에 응답하여 각각의 모드에서 지연체인을 선택적으로 구동시키기 위한 측정활성화신호와 복사지연활성화신호를 생성하는 명령발생부; 상기 측정활성화신호와 상기 내부클록신호에 응답하여 외부 클록으로부터 내부클록이 생성되기까지의 달레이만등 시간지연된 달레이신호를 생성하기 위한 달레미모델부; 상기 측정활성화신호와 복사지연활성화신호와 상기 내부클록신호와 달레이신호와 하기 쉬프트신호를 입력받아서 지연고정투프체인부를 제어하기 위한 신호를 발생하는 제어부근 상기 제어부로부터의 내부클록신호의 한 주기만들의 철스폭을 갖는 제2대부클록신호을 입력받아서 위프트신호와 숙시 제어부로부터의 제어신호와 하기 위한 수프트제어부; 및 상기 제어부로부터의 제어신호와 상기 위한 수프트제어부; 및 상기 제어부로부터의 제어신호와 상기 위한 수프트제어부; 및 상기 제어부로부터의 제어신호와 상기 쉬프트제어부로부터의 취프트신호와 쉬프트리셋신호를 입력받아서 시간 지연량을 조절하기 위한 지연고정투프제인부를 포함하는 것을 특징으로 한다.

'이와 같이 본 합경은 커맨드디코더를 사용합으로써 디랩(DRAM)의 각 모드에 [D라 지연고정루프를 적합하 게 통작시키기 때문에 지연고정루프의 사용에 장애가 되는 과도한 전류 소모 문제를 해결할 수 있다.

이하, 본 발명이 속하는 기술분이에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용미하게 삼시 할 수 있음 정도로 상세히 설명하기 위하여, 본 발명의 가장 비담적한 심시예를 첨부한 도면을 참조하여 설명하기로 한다.

도4는 본 발명의 자연고정투프의 불록도이다.

체인부(160)와, 지연고정무프체인부(160)로부터의 프리지연고정루프신호(pre_dil)와 바이때스신호 (bypassb)를 입력받아 지연고정루프를록신호(dil_cik)를 생성하기 위한 지연고정무프버퍼(170)를 구비한 다.

중래의 지연고정무프에서 각 모드에 따라서 등작시키기 위한 덤텀탑생부(410)가 새로 추가되었으며 각각 의 모드에 따라서 딜레이의 측정 과정과 복사지연 과정을 독립적으로 활성화시키기 위해서 측정활성화신 호(EH_mea)와 복사지연활성화신호(EH_rep)를 따로 생성시킨다.

도5는 오토 리프레쉬(Autó Refresh) 모드에서 본 발명의 지연고정루프에 대한 신호 호흡출 나타내는 타미

상기 도5를 참조하면, 먼저 오토 리프레쉬 임흡 알려주는 오토리프레쉬신호(arsh)가 논리 하이로 활성화 되면 오트 리프레쉬 모드로 진입한다. 상기 오토리프레쉬신호(arsh)가 활성화되면 측정활성화신호 (Bl.mea)가 활성화되고 상기 달레미모델부(420)로부터 출력된 달레미신호(cik.diy)가 활성화되며 상기 달 레미신호(cik.diy)로부터 달레미신호의 한 주기 만큼의 필스폭흡 갖는 제2답레미신호(cik.diy)가 활성화 된다. 또한, 내부클릭신호(cik)의 한 주기만큼의 필스폭흡 갖는 제2답레미신호(cik.diy)가 활성화되고 상 기의 제2대부를록신호(cik2)의 함을 메지에서 상기 쉬프트신호(shift)가 필스를 발생한다.

도6은 본 발명의 지연고정루프의 신호 호름을 나타내는 타이밍도이다.

상기 도6을 참조하면, 삼기 제2대부탈록신호(cik2)의 출립 에지에서 삼기 쉬프트신호(shift)가 필스물 발생하고 쉬프트리셋신호(shift,rst)가 발생한다. 삼기 제2대부탐록신호(cik2)와 삼기 제2급급이신호 (cik_diy2)의 논리 하이 필스가 중첩되는 구간으로부터 상기 지연고정루프체인부(160)내에 있는 달래이 라인이 구동하여서 흡액의 진짜를 시작하고 삼기 쉬프트신호(shift)가 지연고정루프체인(160) 내에 있는 라인이 구동하여서 흡액의 진짜를 시작하고 삼기 쉬프트신호(shift)가 지연고정루프체인(160) 내에 있는 쉬프트 레지스터를 구동시켜서 달레이라인으로부터 압력되는 클록신호를 쉬프트시킨다.

도7은 본 발명의 상기 명령발생부(410)의 회로도이다.

도?은 본 발명의 상기 명령발생부(410)의 회로도이다.
상기 도?을 참조하면, 본 발명의 명령발생부는 상기 내부를록신호(cik)를 입력받아 클록팝스신호(cik)를 생성하기 위한 제1집소발생단(700)과, 상기 취프트신호(shift)를 반전시켜서 반취프트신호(shift)를 생성하기 위한 제1집소발생단(700)과, 상기 취프트신호(shift)를 반전시켜서 반취프트신호(shift)을 생성하기 위한 제1집소발생단(700)과, 상기 취프트신호(shift)을 필리프레취신호(sref)와 반탈특합성화신호(ckenb)와 라스(RAS) 스탠바이 상태에서 활성화되는 라스마이를신호(rasidle)를 입력받아 제대신호(pdb)를 생성하는 제어단(720)과, 상기 파워입신호(porup)와 상기 오토리프레취선호(sris)와 상기 재어신호(pdb)와 상기 반취프트신호(shiftb)와 상기 트롬립스신호(clop)에 응답하여 파워디유 모드(power-obwn mode) 전입시나 오토리프레쉬 모드나 셀프리프레쉬 모드에서 상기 측정활성화신호(Filemea)를 비활성화시키고 파워디유 모드를 벗어나고 플록의 6 사이룹에 대에서 상기 측정활성화신호(Filemea)를 함정하시키기위한 제1입력단(730)과, 상기 파워입신호(porup)와 상기 제어신호(pob)와 상기 반취프트신호(shiftb)와 상기 클록필스신호(cik)를 입력받고 하기 카운터단(760)의 플력신호인 카운터광성화신호(Filemea)를 비꼽성화시키기위한 제2입력단(740)과, 상기 파워입신호(porup)와 상기 제어신호(pob)와 상기 오토리프레쉬신호(arsh)와 상기 통록필스신호(cik)를 입력받아 파워디유 모드나 오토 리프레쉬 모드나 액티브 모드에서 지연고정부프체인부(160) 내에 있는 복사지연단을 활성화시키기위한 제3입력단과, 상기 제2입력단(740)의 출력시호와 상기 제2입력단(740)의 출력시호를 입력받아 폭장활성화신호(Filemea)를 출력하기위한 총력단(770)을 구네한다. 기 위한 출력단(770)을 구비한다.

도8은 본 발명의 제어부(430)의 회로도이다.

상기 도8을 참조하면, 제어부(430)는 상기 달레이모델부(420)로부터의 달레이신호(clk_dly)와 상기 측정 왕성화신호(Elk_mea)에 응답하여 상기 달레이신호(clk_dly)의 한 주기에 해당하는 필스족을 갖는 제2달레 이산호(clk_dly2)를 생성하기 위한 제[다음달률[단(800)과, 상기 내부[통식/호(clk)와 삼기 측정참성화 선호(Elk_mea)에 응답하여 상기 내부[통목신호(clk)의 한 주기에 해당하는 필스족을 갖는 제2대부[통목신호 (clk2)를 생성하기 위한 제2[[를탑물론(1810]과, 삼기 목사지연활성화선호(Elk_rep)와 삼기 내부[통목신호 (clk2)를 생성하기 위한 제2[[를탑물론(1810]과, 삼기 목사지연활성화선호(Elk_rep)와 삼기 내부[통목신호 (clk2와 삼기 쉬프트산호(shift)에 응답하여 복사지연활성화신호(Elk_rep)가 활성화된 후부터 제3대부품목 선호(clk_to_dll)를 생성하기 위한 제3대부를록생성단(620)을 구비한다.

도9는 본 발명의 자연고정투프체인부(160)의 회로도이다.

상기 도9를 참조하면, 본 발명에 따른 지연고정무프체인부는 크게 3 부분으로 구성된 계층적 구조를 가진다. 즉, 상기 제2달레이신호(cik_div2)와 상기 제2대부름욕신호(civ2)를 입력받아 달레이시키는 지연체인 측정단(900)과, 상기 취프트신호(shift)와 쉬프트건ీ첫(선호(shift_rst)와 상기 제3대부름욕신호(cik_to_di))에 응답하여 쉬프링하는 쉬프터로 구성된 쉬프트 및 특킹단(910)과, 상기 지연체인 측정단(900)과 같은 달레이로 이루어진 지연체인복사단(920)으로 구성되어 있다. 이를 각 구성요소가 연결되어하나의 스테이지를 형성하고, 각 스테이지가 직할연결된 구조를 가지고 있다.

상기 제연체인 측정단(900)과 쉬프트 및 록킹단(910)은 상기 제2대부름록신호(clk2)와 상기 제2달레미선 호(clk d)以)의 필스폭을 자연시켜서 전파하는 기능을 수행하는 부분으로서, 지연체인 측정단의 각 자연 스테이지의 출력을 자연시켜서 전파하는 기능을 수행하는 부분으로서, 지연체인 측정단의 각 자연 스테이지의 출력을 자연하고 아래의 3 입력 노마(NDR)로 전달하는 워프터로 구성되어 있다. 도9에 도시된 바와 같이 쉬프터는 쉬프트리셋신호(shift;rst)가 논리 로우인 동안 입력을 받아들여 자장하고, 상기 쉬바와 같이 쉬프터는 쉬프트리셋신호(shift;rst)가 논면, 무면 나는 한국(shift)가 뜨명 다음 스테이지로 저장한 값을 옮긴다. 한편, 쉬프트리셋신호(shift;rst)가 뜨면, 쉬프티에 저장된 값들은 소기처인 논리 로우인 상태로 돌아간다. 도9의 앤 아래부분은 앤 위의 지연체인 측정단(900)과 즉 같은 자연을 갖도록 만들어진 자연체인 복사단(920)으로 외부움록이 이 자연체인 복사단(920)을 통해서 얻어지는 것이 자연고정부프를록신호가 된다.

상기 도6을 참조하며 지연고정루프체인부(160)의 동작을 살펴보면, 지연체인 측정단(900)의 각 스테이지의 합력값을 LIET내는 AI, BI, CI, DI의 철스는 각 지연체인을 거칠수록 하이 레벨로의 천이가 늦어져서 결국 철스쪽이 중어들게 되고 노드 DI이상에서는 하이 레벨이 LIETLI지 않고 있다. 한편, 쉬프터의 출력

은 3-입력-노아게이트로 입력되어 제2대부률확신호(clk_to_dl)이 나감 수 있느냐 없느냐큘 결정하게 된다. 이렇게 결정된 제2대부률확신호(clk_to_dl)는 아래의 지연체인 복사단(920)에서 상기 제2대부제대신호(clk_dly2)의 하비 레벌이 중첩되기 시작한 시점에서 중첩이 끝난 시점까지의 시간 지연 값과 같은 수의 지연체인을 통과하므로 원하는 지연고정부프 품목인 프리지연고정부프신호(pre_dll)를 생성하게 된다.

도104는 본 말명의 쉬프트제어부(440)의 회로도이다.

상기 도106를 참조하면, 본 발명의 쉬프트제머부(440)는 상기 제2대부름욕신호(cik2)의 라이징 에지에서 상기 쉬프트리첫신호(shift_cs)를 띄우는 필스생성단(1000)과 상기 제2대부름욕신호(cik2)의 쫄림 에지 에서 상기 쉬프트신호(shift)를 띄우는 필스생성단(1010)을 구비한다.

도106는 본 발명의 쉬프트제어부(440)의 또 다른 실시예를 나타내는 회로도이다.

상기 도IDD를 참조하면, 쉬프트제머부(440)는 상기 목사지연활성화신호(H_rep)가 상승하는 메지에서 상 기 쉬프트리셋신호(shift_rst)를 한번 띄우기 위한 필스생성단(1020)과, 상기 제2대부름록신호(clk2)의 즐링 메지에서 상기 쉬프트신호(shift)를 띄우는 필스생성단(1030)과, 상기 쉬프트신호(shift)의 플링 메 지에서 상기 쉬프트리셋신호(shift_rst)를 띄우는 필스생성단(1040)을 구비한다.

본 발명의 기술 사상은 상기 바람직한 실시에에 따라 구체적으로 기술되었으나 상기한 실시에는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문 가리면 본 발명의 기술 사상의 범위내에서 다양한 실시에가 가능함을 이해할 수 있을 것이다.

B

상기와 같이 본 발명은 동기식 디탭(SDRAM)의 각 모드에 따른 신호를 발생하는 명령밤생부를 사용합으로 써 각 모드에 따라 다르게 지연고정루프를 동작시킬 수 있어서 액터브나 파워다운 모드에서 지연고정루프 의 소모하는 전류를 감소시킬 수 있다.

(57) 원구의 범위

청구항 1

반도체에모리 장치에 있어서,

파워업신호와 클록 버퍼로부터 생성된 내부클록신호와 오토 리프레쉬 모드에서 활성화되는 신호와 셀프 리프레쉬 모드에서 활성화되는 신호와 파워다운 모드에서 활성화되는 신호에 응답하여 각각의 모드에서 지연체인을 선택적으로 구동시키기 위한 측정활성화신호와 복사지연활성화신호를 생성하는 명령발생부;

상기 측정활성화신호와 상기 내부림록신호에 응답하여 외부 탐록으로부터 내부물록이 생성되기까지의 달 레이만큼 시간지연된 달래이신호를 생성하기 위한 달레이모델부;

상기 측정확성화신호와 복사지연활성화신호와 상기 내부물록신호와 딜레이신호와 하기 쉬프트신호를 입력 받아서 지연고정투프체인부를 제어하기 위한 신호를 발생하는 제어부;

상기 제어부로부터의 내부활목신호의 한 주기만큼의 필스폭을 갖는 제2내부활록신호를 입력받아서 쉬프트 신호와 쉬프트리셋신호를 생성하기 위한 쉬프트제어부; 및

상기 제어부로부터의 제어신호와 상기 쉬프트제어부로부터의 쉬프트신호와 쉬프트리셋신호를 입력받아서 시간 지연량을 조절하기 위한 자연고정루프체인부

를 포함하여 이부어진 지연고정무표.

성구함 2

상기 제 1 항에 있어서.

상기 명령발생부는

상기 내부클록신호를 입력받아 클록펄스신호(clkp)를 생성하기 위한 제1필스발생단;

상기 쉬프트신호를 반전시켜서 반쉬프트신호를 생성하는 인버터;

셀프 리프레쉬 모드에서 활성화되는 셀프리프레쉬신호와 라스(RAS) 스턴바이 상태에서 활성화되는 라스마 미릅신호를 입력받아 제머신호(pdb)를 생성하는 제머부;

상기 파워입신호와 상기 오토리프레쉬신호와 상기 제미신호(pdb)와 상기 반쉬프트신호와 상기 물목필스신 또(clkp)에 응답하며 파워다운 모드 진입시나 오토리프레쉬 모드나 셀프리프레쉬 모드에서 상기 측정함성 화신호를 비활성화시키고 파워다운 모드를 벗어나고 몸목의 6 사이를미내에서 상기 측정활성화신호를 활 성화시키기 위한 제1입력단;

상기 파워업신호와 상기 제대신호(pdb)와 상기 반쉬프트신호와 상기 롭록필스신호(clkp)를 입력받고 하기 카운터단의 플력신호인 카운터활성회신호(cnt_endb)를 피드백받아 파워다운 모드에서 벗어나고 클록의 8 사이를 이후에 상기 측정활성회신호를 비활성화시키기 위한 제2입력단;

- 상기 파워업신호와 상기 제대신호(pdb)와 상기 오토리프레쉬신호와 상기 등록될스신호(clkp)를 입력받아 파워다운 모드나 오토 리프레쉬 모드나 액티브 모드에서 지연고정투표체인부 내에 있는 복사지연단을 활 성화시키기 위한 제3입력단;
- 상기 제2업력단의 출력과 상기 내부물록신호를 입력받아 클록의 6 사이율을 카운팅하기 위한 카운터단; 및
- 상기 제1입력단의 출력신호와 상기 제2입력단의 출력신호를 입력받아 측정활성화신호를 출력하기 위한 출력부
- 를 포함하여 이루어진 지연고정루프.

생구함 3

- 상기 제 1 항에 있어서,
- 상기 제머부는,
- 상기 덜레이모델부로부터의 음력된 달래이신호와 상기 측정활성회신호에 용답하며 상기 달레이신호의 한 주기에 해당하는 필스폭을 갖는 제2달레이신호를 생성하기 위한 제1다를립통뽑단;
- 상기 내부를복신호와 상기 측정확성화신호에 응답하며 상기 내부플목신호의 한 주기에 해당하는 필스폭을 갖는 제2대부를복신호를 생성하기 위한 제2디틀립플롤단; 및
- 상기 목사지연활성화신호와 상기 내부룹록신호와 상기 쉬프트신호에 용답하며 목사지연활성화신호가 활성화된 후부터 제3대부릅록신호를 생성하기 위한 제3대부릅록생성부
- 를 포함하여 이루어진 지연고정목표.

청구함 4

- 상기 제 1 항에 있어서.
- 상기 쉬프트제어부는,
- 상기 제2내부품록신호의 라이징 에지에서 상기 쉬프트리셋신호를 띄우는 팔스생성단; 및
- 상기 제2대부큡목산호의 플링 에지에서 상기 쉬프트신호큼 띄우는 필스생성단
- 을 포함하여 미루어진 지연고정루프.

청구함 5


- 상기 제 1 함에 있어서,
- 상기 쉬프트제어부는,
- 상기 복사지면활성화신호가 상승하는 에지에서 상기 쉬프트리셋신호를 한번 띄우기 위한 필스생성단;
- 상기 제2배부를록신호의 뜰링 에지에서 상기 쉬프트신호를 띄우는 필스생성단; 및
- 상기 쉬프트신호의 돌링 에지에서 삼기 쉬프트리셋신호를 띄우는 필스생성단
- 읍 포함하여 이루어진 지연고정목표.

청구함 6


- 상기 제 1 항에 있어서,
- 상기 지연고정루프체인부는,
- 상기 제2달레이신호와 상기 제2대부물록신호물 입력받아 달레이시키는 지연체인 측정단;
- 상기 쉬프트신호와 쉬프트리셋신호와 상기 제3대부릅록신호에 용답하며 쉬프링하는 쉬프터로 구성된 쉬프 트 및 불킨단; 및
- 상기 지연체인 측정단과 같은 답레이로 이루어진 지연체인복사단
- 용 포함하며 이루어진 지연고정루프.

<u>se</u>


<u> 5</u>度1




<u> 582</u>



도凹3




*5.0*4




16-10


⊊85



SE0




507




16-13

<u>588</u>



16-14


*58*9




16-15

(

*⊊B! lO*s



⊊⊞106



16-16

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.